Brevet ABR US12688397 : la puce qui fait tourner l'IA vocale à 35mW
💡 Le brevet US12688397 d'Applied Brain Research Inc., accordé le 21 juillet 2026, protège une architecture de puce partitionnable qui exécute des réseaux de neurones à espace d''état à moins de 35mW, soit jusqu''à 100 fois plus économe en énergie que les solutions concurrentes. Le produit commercial TSP1 (Time-Series Processor 1) est la première puce unique au monde capable de reconnaissance vocale à vocabulaire complet sans connexion au cloud. Ce brevet marque le passage du calcul d'inspiration neuromorphique du stade de curiosité de recherche à celui de réalité matérielle commerciale.
Ce que protège réellement le brevet US12688397
Le 21 juillet 2026, l'Office américain des brevets et des marques (USPTO) a accordé le brevet US12688397 à Applied Brain Research Inc. (ABR), une entreprise canadienne d'IA embarquée fondée par le neuroscientifique computationnel Christopher Eliasmith et ses collègues de l'Université de Waterloo. Les trois inventeurs, Gurshaant Singh Malik, Aaron Russell Voelker et Eliasmith, décrivent un "système matériel numérique partitionnable pour la mise en œuvre de réseaux de neurones récurrents".
En termes simples, le brevet couvre un substrat de puce pouvant être divisé en tuiles de traitement indépendantes, chacune capable d'exécuter simultanément sa propre tâche de réseau de neurones. La reconnaissance vocale utilise certaines tuiles, la détection de gestes d'autres tuiles, le tout sur une seule puce consommant moins de 35 milliwatts. Le tableau ci-dessous résume les informations clés du brevet, le type de fiche factuelle que la traduction de brevets multi-juridictions rend indispensable.
| Champ | Détail |
|---|---|
| Numéro de brevet | US 12,688,397 |
| Titre | Système matériel numérique partitionnable pour la mise en œuvre de réseaux de neurones récurrents |
| Cessionnaire | Applied Brain Research Inc. (Waterloo, Ontario, Canada) |
| Inventeurs | Gurshaant Singh Malik ; Aaron Russell Voelker ; Christopher David Eliasmith |
| Date d'octroi | 21 juillet 2026 |
| Juridiction | États-Unis (USPTO) |
| Catégorie technologique | Calcul neuromorphique / matériel IA embarqué |
| Produit commercial | TSP1 (Time-Series Processor 1) - kits de développement disponibles en 2026 |
Pourquoi l'IA est restée bloquée dans le cloud
Chaque fois que vous parlez à un appareil intelligent et le voyez marquer une pause avant de répondre, vous observez le "mur de la mémoire" en action. Les assistants vocaux IA modernes font tourner des modèles basés sur des Transformers, dont le mécanisme d'attention exige que chaque jeton d'entrée soit comparé à tous les autres, générant une demande de mémoire qui croît avec le carré de la longueur de la séquence. Pour une puce sur batterie, cette exigence est simplement intenable à toute taille de vocabulaire utile. Résultat : la quasi-totalité de l'IA vocale délègue le travail au cloud, ajoutant 100 à 500 ms de latence et exposant les données utilisateur.
Pour les aides auditives, les lunettes AR ou les capteurs industriels, c'est rédhibitoire. Une aide auditive doit traiter la parole en moins de 10 millisecondes pour éviter tout décalage perceptible - elle ne peut pas attendre un aller-retour vers un centre de données. Ce n'est pas une limite d'ingénierie mais une limite mathématique, ce qui signifie que la solution doit elle aussi être mathématique. C'est là qu'intervient l'Unité de mémoire de Legendre.
L'unité de mémoire de Legendre : les mathématiques derrière le brevet
L'unité de mémoire de Legendre (LMU) est l'invention fondatrice d'ABR, développée par Aaron Voelker et Chris Eliasmith à Waterloo et publiée à NeurIPS 2019. Plutôt que de stocker le contexte passé comme des activations brutes (comme le fait l'attention), la LMU compresse l'historique entier d'un signal en un petit vecteur de taille fixe de coefficients de polynômes de Legendre. La complexité mémoire tombe de O(n²) à O(1) par pas de temps, constante quelle que soit la longueur de la séquence.
La LMU appartient à la famille des modèles à espace d''état (SSM), qui a suscité un intérêt de recherche considérable depuis que l'architecture Mamba a démontré en 2023 que les SSM pouvaient égaler les Transformers avec une fraction du calcul. Le brevet d'ABR traduit cette intuition mathématique en silicium : l'architecture de tuiles partitionnables est spécifiquement conçue pour implémenter la mise à jour récurrente de la LMU sur matériel, exécutant plusieurs charges de travail SSM sur la même puce sans conflits d''état partagé. Mais que signifie concrètement "partitionnable" ?
Partitionnable : la revendication clé d'US12688397
Le terme "partitionnable" dans le titre du brevet n'est pas fortuit - c'est l'innovation centrale. La plupart des puces réseaux de neurones, du TPU de Google à l'Akida de BrainChip, sont conçues pour exécuter une seule tâche à la fois sur toute la surface du dé. L'architecture d'ABR permet de subdiviser logiquement la puce en cours d'exécution, en assignant différents groupes de tuiles à différentes tâches de réseaux de neurones simultanément. Deux conséquences directes s'ensuivent.
Premièrement, cela permet l'inférence multi-tâche en temps réel sur une seule puce de faible puissance : la reconnaissance vocale et la détection dévénements acoustiques s'exécutent en parallèle sans multiplexage temporel, réduisant la latence. Deuxièmement, cela permet un déploiement modulaire : les fabricants d'appareils peuvent allouer un nombre différent de tuiles par tâche selon la complexité du modèle, plutôt que d'avoir besoin de silicium séparé pour chaque application. Pour une startup qui s'attaque aux marchés fragmentés des objets connectés, des dispositifs médicaux et des capteurs automobiles, cette flexibilité est aussi précieuse que l'efficacité énergétique brute.
Où cette puce se situe dans l'écosystème d'innovation
US12688397 se trouve à l'intersection de trois vagues simultanées. La première est la pousseée vers l'IA embarquée : face à la hausse des coûts du cloud et au renforcement des réglementations sur la vie privée dans la santé et la finance, des entreprises d'Apple à Qualcomm rivalisent pour transférer l'inférence sur l'appareil. La deuxième est la révolution SSM : les architectures à espace d''état sont devenues une alternative crédible aux Transformers pour les tâches séquentielles. La troisième est l'accélération de la propriété intellectuelle neuromorphique : les brevets de puces de calcul neuromorphique ont bondi de 401 % en 2025 (Patsnap, données 2025). ABR n'est pas seul dans cet espace. Le Loihi 2 d'Intel, déployé aux laboratoires nationaux de Sandia sous le nom "Hala Point" avec 1,15 milliard de neurones simulés, et l'Akida de BrainChip, déjà commercialisé en dispositifs embarqués, utilisent tous deux des réseaux de neurones à impulsions (SNN). Ce qui distingue ABR, c'est l'approche SSM : des mises à jour récurrentes "lisses" compatibles avec les modèles entraînés standard, simplifiant le déploiement. Le brevet protège ce pipeline comme propriété intellectuelle exclusive.
Qui l'a construit, et qui menace-t-il ?
Applied Brain Research a été fondé à Waterloo, Ontario, comme essaimage du Computational Neuroscience Research Group de Christopher Eliasmith. L'équipe d'Eliasmith a construit "Spaun" en 2012, alors le modèle cérébral fonctionnel le plus complexe au monde. Kevin Conley, PDG d'ABR, résume l'enjeu commercial sans détour : la voix devient l'interface par défaut pour la prochaine vague d'appareils embarqués, mais l'IA vocale dépendant du cloud est une mauvaise expérience. Le tour de financement d'amorçage de janvier 2026 a été sursouscrit, mené par Two Small Fish Ventures avec Eva Lau au conseil d'administration. Les kits de développement TSP1 sont désormais disponibles commercialement.
Le brevet exerce une pression concrète sur plusieurs acteurs établis. Qualcomm et ARM, qui fournissent les accélérateurs IA de presque tous les smartphones, font face à un défi architectural : si des puces SSM gèrent la voix en continu à 35mW sur du silicium indépendant, le besoin de NPU en veille permanente intégrés au processeur applicatif s'étiole. Les fournisseurs d'IA en cloud (Amazon, Google, Microsoft) perdent des revenus d'inférence si les requêtes vocales ne quittent jamais l'appareil. Et les fabricants d'aides auditives traditionnels, dont les produits haut de gamme fonctionnent à 1-2mW mais ne peuvent exécuter l'IA moderne, font face à un risque de disruption si ABR continue à réduire l'écart de consommation. La flambée de 401 % des brevets neuromorphiques en 2025 témoigne que les acteurs en place ont pris conscience de la menace.
Qu'est-ce que cela signifie pour nous ?
US12688397 est un brevet discret : pas de record de transistors, pas de déclaration tonitruante sur la superintelligence. Ce qu'il représente est un jalon dans la commercialisation du calcul d'inspiration neuromorphique : le moment où une alternative mathématiquement rigoureuse au Transformer n'est pas seulement arrivée sur silicium, mais sur un silicium proposé en kit de développement dès 2026, soutenu par un financement sursouscrit, avec une feuille de route claire vers les aides auditives, les lunettes AR, les capteurs industriels et les interfaces vocales automobiles. Le marché des puces neuromorphiques devrait progresser de 510 M$ en 2026 à 4,08 Mrd$ en 2031 (TCAC 51,57 %, MarketsandMarkets, données 2026), et le brevet ABR est une pierre angulaire de la propriété intellectuelle sous-tendant cette croissance.
Pour l'industrie de la traduction et de la localisation de PI, US12688397 illustre clairement pourquoi les brevets de matériel de pointe sont si exigeants à rendre dans d'autres langues. Les revendications font simultanément appel aux mathématiques des polynômes de Legendre, à la dynamique des états récurrents, aux architectures de calcul partitionnables et aux pipelines d'inférence embarquée. Un traducteur qui ne sait pas ce qu'est une "tuile avec état" ou pourquoi "partitionnable" est le mot clé ne peut pas rendre fidèlement la portée de la revendication - et une revendication mal traduite est une revendication inexécutable. À mesure qu'ABR recherche une protection internationale, la précision de chaque traduction technique déterminera directement l'étendue du fossé protecteur dans chaque juridiction.
FAQ
Qu'est-ce qu'un modèle à espace d''état, et en quoi diffère-t-il d'un Transformer ?
Les Transformers comparent chaque partie d'une séquence d'entrée avec toutes les autres, faisant croître la mémoire avec le carré de la longueur de la séquence. Les modèles à espace d''état comme la LMU compriment l'historique entier en un petit vecteur de taille fixe mis à jour à chaque pas de temps, maintenant la mémoire constante quelle que soit la longueur de la séquence. Cela rend les SSM bien mieux adaptés aux puces embarquées à faible bande passante mémoire.
Que signifie "partitionnable" dans ce brevet ?
"Partitionnable" signifie que le substrat de calcul de la puce peut être logiquement divisé en groupes de tuiles indépendantes, chacune exécutant simultanément une tâche de réseau de neurones différente. Une partition gère la reconnaissance vocale, une autre la détection de gestes, le tout sur la même puce. La plupart des puces concurrentes ne traitent qu'une tâche à la fois sur l'ensemble du matériel, contraignant soit à gaspiller des ressources, soit à ajouter de la latence par multiplexage temporel.
Quelles sont les applications ciblées par la puce TSP1 ?
TSP1 est la première puce commerciale d'ABR, implémentant l'architecture SSM partitionnable brevetée. Elle réalise une reconnaissance vocale à vocabulaire complet à moins de 35mW - 10 à 100 fois plus efficace que les alternatives - sans connexion cloud. Des kits de développement sont disponibles depuis début 2026. Applications visées : aides auditives, lunettes AR, objets connectés, robotique, dispositifs médicaux et interfaces vocales automobiles où la latence et la consommation énergétique sont critiques.
En quoi ABR se distingue-t-elle d'Intel Loihi ou BrainChip Akida ?
Les trois sont des puces neuromorphiques ciblant l'IA basse consommation, mais avec des architectures différentes. Loihi 2 et Akida utilisent des réseaux de neurones à impulsions (SNN) qui se déclenchent uniquement lors d'un changement de signal. La TSP1 d'ABR implémente des modèles à espace d''état via des mises à jour récurrentes "lisses", directement compatibles avec les modèles standard entraînés, simplifiant le déploiement par rapport à la conversion SNN. Le brevet couvre spécifiquement le substrat SSM partitionnable, une approche distincte et protégée.
Pourquoi la traduction de brevets est-elle essentielle pour ce type de brevet ?
Ce brevet combine simultanément les mathématiques des polynômes de Legendre, des termes d'architecture matérielle et un langage juridique de revendications. Une traduction de brevets et une traduction technique précises sont indispensables pour le dépôt et l'exécution internationale des droits de propriété intellectuelle. Une erreur de traduction sur un terme de revendication clé peut rétrécir la portée juridique de la protection dans cette juridiction, facilitant la contournement par les concurrents.
Sources
Open Neuromorphic : TSP1 Time-Series Processor - Applied Brain Research (2026) | Newswire : ABR clôture son tour de financement d'amorçage, janvier 2026 | EE Times : ABR démontre son premier silicium pour les modèles SSM (2025) | MarketsandMarkets : Rapport sur le marché des puces neuromorphiques (données 2026) | Patsnap : Flambée de 401 % des brevets de calcul neuromorphique en 2025
À propos de l'auteur
Dao Huy (Lucas) est un traducteur professionnel avec plus de sept ans d'expérience spécialisée dans la traduction de brevets, la traduction technique et la traduction de propriété intellectuelle entre l'anglais, le chinois, le français et le vietnamien. Il travaille régulièrement avec des documents de semi-conducteurs, de matériel IA et d'ingénierie, où la précision terminologique détermine si une revendication de brevet est exécutable ou contournable.
Si votre organisation a besoin de traduction de brevets, de traduction PI ou de localisation de documents techniques en vietnamien, y compris des dépôts d'architecture de puces, des spécifications de matériel IA et de la localisation logicielle, contactez-nous pour un devis sur daohuy.com.
Written by Dao Huy (Lucas), Vietnamese translator & localization specialist (EN · ZH · FR → Vietnamese). See translation services →