Le brevet Samsung US12653043 sur la dissipation thermique HBM : la clé des puces IA de demain

💡 En bref : Le brevet US12653043B2 de Samsung (accordé le 9 juin 2026) introduit un bloc de chemin thermique (HPB) à l'intérieur des empilements de mémoire à haute bande passante HBM, créant un conduit thermique dédié précisément là où la chaleur s'accumule le plus dans une colonne de puces en empilement vertical. Avec un marché mondial de l'HBM projeté à 54,6 milliards de dollars en 2026 et des accélérateurs IA qui visent des empilements à 16 couches, résoudre ce piège thermique est la condition préalable au passage de l'HBM4 actuel à l'infrastructure IA de prochaine génération.

HBM3665 Go/s

HBM3E1 330 Go/s

HBM42 000+ Go/s

Ce que le brevet de Samsung revendique réellement

Le brevet US12653043B2, intitulé « Semiconductor package including heat dissipation structure » (Boîtier semiconducteur intégrant une structure de dissipation thermique), a été accordé par l'Office américain des brevets et des marques (USPTO) le 9 juin 2026. Ce brevet aborde un problème précis et tenace dans l'empilement de puces haute densité : la chaleur piégée au coeur d'une colonne verticale de puces mémoire, sans voie de sortie efficace. Le brevet décrit une structure de dissipation thermique qui introduit un nouveau chemin thermique positionné directement au-dessus de la principale source de chaleur dans un boîtier mémoire empilé, afin que la chaleur puisse être évacuée vers l'extérieur plutôt que de s'accumuler entre les puces.

L'innovation centrale est le bloc de chemin thermique (HPB) : une couche de matériau à haute conductivité thermique insérée à l'interface D2D PHY. Le D2D PHY (couche physique de puce à puce) est le circuit qui connecte les puces adjacentes dans un empilement HBM et qui transporte le plus grand trafic électrique de l'ensemble du boîtier, en faisant la zone la plus chaude. L'HPB de Samsung achemine la chaleur de cette couche vers l'extérieur via un conduit thermique direct, court-circuitant les substrats polymères à faible conductivité thermique qui entourent habituellement l'empilement. L'HPB à base de cuivre (avec une conductivité thermique d'environ 400 W/m·K, soit 500 à 1 000 fois supérieure aux matériaux polymères) a été validé en premier dans le processeur mobile Exynos 2600 de Samsung, avec une réduction de 16 % de la résistance thermique au niveau de la puce. Pour les applications HBM, Samsung adapte cette approche en une architecture HPB à base de silicium intégrée dans la conception complète de l'empilement mémoire.

Une réduction de 16 % paraît modeste, jusqu'à ce que l'on comprenne combien le budget thermique devient serré à 16 couches. C'est précisément le problème suivant.

Pourquoi la chaleur devient une crise dans les empilements mémoire de grande hauteur

La mémoire à haute bande passante fonctionne en empilant des puces DRAM les unes sur les autres, reliées par des vias traversant le silicium (TSV). Chaque couche supplémentaire apporte plus de capacité et de bande passante, mais aussi plus de chaleur. L'HBM3E, la norme dominante aujourd'hui, utilise des configurations 8H ou 12H (8 ou 12 puces en hauteur) et fournit jusqu'à 1,33 To/s par empilement. La prochaine norme HBM4 vise des configurations 16H avec plus de 2 To/s par empilement.

Le problème thermique est géométrique : les puces au milieu de l'empilement n'ont nulle part où évacuer leur chaleur. La puce du dessus dispose d'un chemin court vers le dissipateur thermique en haut du boîtier ; la puce du bas repose près de l'interposeur. Les puces centrales sont prises en sandwich, avec les circuits D2D PHY générant de la chaleur à chaque couche. Dans un empilement 8H, ce gradient thermique est gérable. Dans un empilement 16H, la différence de température entre les puces centrales et les puces extérieures peut dépasser 15-20°C sous charge soutenue, provoquant des erreurs mémoire, une limitation des performances et une dégradation de la fiabilité à long terme.

Pour les charges de travail d'entraînement IA, où l'HBM fonctionne à pleine bande passante pendant des heures, il ne s'agit pas d'une préoccupation théorique. Les GPU H100 et H200 de NVIDIA utilisent respectivement l'HBM3 et l'HBM3E ; l'architecture Blackwell B200 dépend de l'HBM3E pour fournir jusqu'à 8 To/s de bande passante mémoire agrégée par GPU. Chaque génération d'accélérateurs IA a poussé l'enveloppe thermique de l'HBM plus loin. L'HPB de Samsung est une réponse à cette contrainte, mais ses deux principaux concurrents ont choisi des voies fondamentalement différentes.

Trois entreprises, trois stratégies thermiques

Le problème thermique de l'HBM a suscité trois réponses techniques distinctes de la part des trois entreprises qui fournissent la quasi-totalité de l'HBM mondial.

Samsung (US12653043B2) : l'HPB place une structure thermiquement conductrice au niveau de la région D2D PHY, atteignant une réduction de 16 % de la résistance thermique. Samsung a d'abord validé cette approche dans l'emballage de puces mobiles et développe maintenant une variante en silicium pour les empilements HBM, avec une production de masse ciblée pour l'HBM5 vers 2028.

SK hynix, qui détient environ 62 % du marché HBM actuel, utilise ce qu'il appelle des éléments de refroidissement intégrés (ICE) : des matériaux à base de silicium thermiquement conducteurs mais électriquement isolants, insérés directement dans la couche D2D PHY entre les puces mémoire. SK hynix annonce une réduction de 30 % de la résistance thermique avec cette approche, soit près du double du chiffre validé par Samsung. SK hynix prévoit d'intégrer les ICE dans sa génération HBM5.

Micron adopte une approche plus radicale avec le refroidissement par tranchées TSV : des micro-rainures creusées le long des TSV standards, avec un liquide de refroidissement circulant en interne. Micron détient une demande de brevet américain de 2025 décrivant des TSV de refroidissement électriquement passifs. L'approche de Micron requiert la plus grande intégration dans le procédé, mais pourrait offrir la meilleure amélioration thermique pour les empilements extrêmement hauts.

Caractéristique	Samsung HPB	SK hynix ICEs	Micron TSV
Référence brevet	US12653043B2 (accordé)	En dépôt	Demande US 2025 (en attente)
Réduction résistance thermique	16 %	30 %	En développement
Zone thermique ciblée	Région D2D PHY	Région D2D PHY	Couche TSV (verticale)
Matériau	Cuivre / Silicium HPB	Silicium ICEs	TSV passifs + canaux liquides
Première validation	Exynos 2600 (mobile)	Cible HBM5	Cible HBM5
Génération cible	HBM5 (~2028)	HBM5	HBM5

Ces trois approches sont en compétition sur le plan technique et celui de la propriété intellectuelle. L'entreprise qui obtiendra la couverture brevets la plus large en gestion thermique HBM disposera d'un avantage décisif dans la chaîne d'approvisionnement HBM5. C'est là qu'intervient la nécessité d'une traduction de brevets précise.

Ce que ce brevet connecte et ce qu'il pourrait débloquer

L'HPB de Samsung se situe à l'intersection des sciences des matériaux, de l'architecture des boîtiers et de la demande en matériel IA. La physique sous-jacente est simple : la conductivité thermique du cuivre à 400 W/m·K est une donnée connue. Ce que le brevet apporte, c'est l'arrangement architectural spécifique : insérer l'HPB précisément au niveau du D2D PHY, dans une configuration qui maintient l'intégrité électrique tout en créant une nouvelle sortie thermique.

Ce que le brevet peut débloquer est plus déterminant. Si Samsung peut démontrer qu'un empilement HBM5 à 16 couches reste thermiquement stable avec l'architecture HPB, il lève la principale barrière de fiabilité entre l'HBM4 et l'HBM5. L'HBM5 est censé fournir 4 To/s ou plus par empilement, soit environ le double de la bande passante de l'HBM4. Cela double le débit mémoire disponible pour les accélérateurs IA, ce qui compte énormément pour l'entraînement de grands modèles de langage, l'inférence multimodale et les charges de simulation scientifique actuellement limitées par la bande passante mémoire.

Le lien avec la boucle d'innovation plus large est direct : la demande en modèles IA augmente les besoins en bande passante mémoire, ces besoins poussent la hauteur des empilements HBM, la hauteur d'empilement crée des pièges thermiques, et les pièges thermiques génèrent de la demande pour des brevets comme US12653043B2, dont la résolution permet la prochaine génération d'IA.

Qui détient les brevets, et qui est menacé

Samsung domine le paysage global des brevets HBM avec 2 214 familles de brevets, devant TSMC (1 752 familles) et Intel (1 001 familles), selon Patsnap. Mais les chiffres bruts ne racontent pas toute l'histoire. La dimension pertinente est de savoir quelle entreprise détient les positions bloquantes dans des domaines techniques précis, et la gestion thermique pour les empilements à 16 couches en est un.

US12653043B2 est un brevet américain. Pour protéger l'architecture HPB à l'échelle mondiale, Samsung doit déposer des demandes parallèles en Corée (KR), en Europe (OEB), au Japon (JP) et en Chine (CN), chaque juridiction nécessitant une traduction de brevets formellement validée des revendications. Une revendication imprécisément traduite dans un dépôt à l'OEB peut être restreinte ou invalidée lors de procédures européennes. C'est précisément là où la traduction technique et la traduction PI ont un impact concret : la portée juridique d'un brevet n'est aussi large que ses revendications fidèlement traduites dans chaque juridiction.

Les entreprises les plus exposées au brevet HPB de Samsung sont SK hynix et Micron, qui courent vers l'HBM5 avec leurs propres approches de gestion thermique. Si les revendications de Samsung sont suffisamment larges pour couvrir des architectures voisines de l'HPB, elles pourraient obliger les concurrents à concevoir des alternatives ou à obtenir des licences, ajoutant aux coûts de propriété intellectuelle de la production HBM5.

Fiche technique du brevet

Champ	Détail
Numéro de brevet	US12653043B2
Titre	Semiconductor package including heat dissipation structure
Titulaire	Samsung Electronics Co., Ltd.
Juridiction	États-Unis
Date d'octroi	9 juin 2026
Classification CPC	H10W 70/611, H10W 70/685
Innovation centrale	Bloc de chemin thermique (HPB) à l'interface D2D PHY
Performance validée	Réduction de 16 % de la résistance thermique (Exynos 2600)
Application cible	Empilements HBM5 à 16 couches (~2028)

Qu'est-ce que cela signifie pour nous ?

Le brevet sur le bloc de chemin thermique de Samsung est une innovation structurelle aux conséquences multiples. Au niveau le plus immédiat, il s'attaque à la contrainte physique qui plafonne la hauteur des empilements HBM, et par extension, la bande passante mémoire disponible pour les accélérateurs IA. Sur le plan stratégique, il constitue un élément clé dans l'effort de Samsung pour reconquérir des parts de marché HBM face à SK hynix, en étant le premier à proposer une architecture HBM5 à 16 couches fiable.

La valeur commerciale de ce brevet dépasse la seule dimension technique. La protection par brevet ne fonctionne à l'échelle mondiale que si elle est déposée et traduite avec précision dans chaque juridiction. À mesure que Samsung, SK hynix et Micron s'affrontent pour verrouiller leurs approches de gestion thermique avant la production de masse de l'HBM5, le volume des dépôts de brevets liés à l'HBM auprès des offices coréen, européen, japonais et chinois augmente fortement. Chaque dépôt exige une traduction technique rigoureuse pour être exécutoire.

Pour quiconque suit le déploiement de l'infrastructure IA, le message est simple : la physique thermique des empilements mémoire de grande hauteur n'est pas une note de bas de page technique. C'est l'étape limitante sur la route qui mène de l'HBM4 actuel à la bande passante mémoire de 4 To/s dont les prochains modèles d'IA auront besoin. Le brevet de Samsung de juin 2026 est une réponse à ce défi, et la course aux brevets qui en découlera mérite d'être suivie attentivement.

FAQ

Sources : ChipClaims - Portefeuille de brevets HBM (2026) | Samsung Semiconductor - Blog HPB (2026) | TrendForce - Comparaison dissipation thermique HBM5 (2026) | Patsnap - Paysage des brevets HBM (2026) | Presenc AI - Parts de marché HBM 2026

À propos de l'auteur

Dao Huy (Lucas) est un traducteur professionnel avec plus de 7 ans d'expérience en traduction technique, traduction de brevets et documentation de propriété intellectuelle, travaillant de l'anglais, du chinois et du français vers le vietnamien. Sa pratique est centrée sur les brevets en semi-conducteurs, électronique et matériaux avancés - précisément le domaine où une revendication mal traduite peut déterminer si une propriété intellectuelle est exécutoire dans une juridiction. Il localise également des logiciels et des produits technologiques pour les marchés vietnamophones.

Si votre organisation dépose des brevets dans les domaines de l'emballage de semi-conducteurs, de la technologie mémoire ou des domaines connexes et a besoin d'une traduction de brevets ou d'une traduction PI précise vers le vietnamien pour les marchés ASEAN, ou d'une localisation de documents techniques pour des publics vietnamiens, Dao Huy propose des services de traduction et de localisation professionnels. Demandez un devis sur daohuy.com.