AMD专利US12688138：驱动AI芯片大战的有源桥接芯粒
💡 2026年7月21日，美国专利局（USPTO）向Advanced Micro Devices（AMD）授予专利US12688138，涵盖「集成缓存的有源桥接芯粒」（Active Bridge Chiplet with Integrated Cache）架构——一种同时承担多芯粒互连与末级共享缓存职能的硅模块，使整个多芯粒系统对软件呈现为单一设备。这一设计正是AMD Instinct MI300X的IO桥接模块架构之核，使其搭载256 MB片内末级缓存，并宣称在大语言模型工作负载上比英伟达H100具有10-60%的性能优势。
| 字段 | 详情 |
|---|---|
| 专利号 | US12688138 |
| 名称 | Active Bridge Chiplet with Integrated Cache（集成缓存的有源桥接芯粒） |
| 权利人 | Advanced Micro Devices, Inc.（AMD） |
| 发明人 | Skyler J. Saleh、Ruijin Wu（圣迭戈，加利福尼亚州） |
| 优先权申请 | 2019年9月27日（母案US16/585,452） |
| 授权日期 | 2026年7月21日 |
| 管辖区域 | USPTO（美国） |
| CPC分类 | G06F 13/4027（总线桥接） |
| 核心权利要求 | 有源桥接模块连接计算芯粒，同时承载所有连接芯粒均可访问的共享、一致性末级缓存 |
| 商业实现 | AMD Instinct MI300X：4个IO桥接模块 + 8个计算XCD，共256 MB Infinity Cache共享末级缓存 |
AMD专利US12688138实际主张什么
该专利描述了一种芯粒架构，其中一个专用的有源桥接模块同时执行两项任务。第一，它充当高带宽交叉开关，连接多个计算芯粒——执行实际GPU计算的小型硅模块。第二，更重要的是，它承载一个统一的末级缓存（LLC），所有连接的计算芯粒均可通过桥接模块访问，就像整个多芯粒系统是一台单独的设备。从软件开发者视角看，多芯粒GPU只是一台具有统一平坦地址空间的加速器，无需手动管理芯粒映射。
发明人Skyler J. Saleh和Ruijin Wu于2019年9月27日在USPTO提交原始申请（母案申请号US16/585,452），当时AMD仍是英伟达GPU市场的弱势挑战者。该技术于2021年4月以申请号US20210097013A1公开，并于2022年11月首次获得授权（US11507527B2）。覆盖扩展或细化权利要求范围的延续专利US12688138于2026年7月21日获得授权，恰逢MI300系列第二代产品上市之际。CPC分类G06F 13/4027准确捕捉了这一设计的本质：这是一个主动承载缓存的硅桥接模块，而非被动中介层。
"一个带缓存的桥接模块"听起来像是狭窄的工程细节，然而它所解决的问题，正是芯粒GPU在过去十年难以替代单片GPU的根本原因。
芯粒碎片化难题：为何跨芯粒缓存一致性如此困难
将GPU切分为多个芯粒，便会立即破坏应用软件所依赖的共享内存模型。每个计算芯粒都希望快速、私有地访问本地缓存。但若芯粒A缓存了某内存地址，芯粒B独立读取同一地址，便会产生脏读一致性故障。在软件层面解决这一问题，要求程序员追踪哪块物理芯粒拥有哪段内存——这对于动态跨计算单元流式传输数据的工作负载（神经网络训练正是如此）而言，负担极为沉重。
传统解决方案是被动硅中介层（passive interposer）：一种连接芯粒但不含逻辑的基板。被动中介层无法管理缓存一致性。AMD的专利解决方案是将缓存管理逻辑嵌入桥接芯粒本身。有源桥接模块同时包含芯粒间流量交叉开关和LLC控制器，使每个计算芯粒都读写同一个逻辑缓存，一致性由桥接硬件在内部维护。无需更改软件。
在硅芯片层面解决缓存一致性，需要一个"懂缓存"的桥接模块——而这个桥接模块需要整条先进封装供应链支撑，才能在所需带宽下运行。
这项专利依赖什么：先进封装供应链
有源桥接芯粒无法在普通PCB上运行。它需要2.5D或3D封装——将多个芯粒紧密并置，通过微凸点或TSV（硅穿孔）互连——以提供使共享缓存不成为瓶颈所需的内部带宽。在AMD MI300X的实现中，台积电CoWoS（基板上芯片上晶圆）工艺将8个计算XCD和4个IO桥接模块集成于同一封装。每个IO桥接模块连接两个HBM3内存堆叠，单堆叠带宽665 GB/s，4个IO模块共同提供5.3 TB/s的HBM聚合带宽，支持128个内存通道。
IO模块中的Infinity Cache在2.1 GHz下达到17 TB/s峰值内部带宽，约为HBM带宽的三倍，使缓存成为计算与内存之间真正意义上的高速缓冲区。若无台积电CoWoS封装能力和先进工艺接入，该专利的技术概念将永远停留在理论层面。
一旦先进封装解决了物理问题，有源桥接设计便解锁了此前在单一封装内无法实现的AI计算性能等级。
它能解锁什么：多芯粒时代的一致性AI计算
围绕这一有源桥接架构构建的MI300X搭载192 GB HBM3e内存——是英伟达H100的两倍以上——并由四个IO桥接模块中的256 MB Infinity Cache提供支撑。这一缓存规模对GPU而言极为庞大：英伟达H100在单片晶圆上仅有50 MB共享L2缓存。AMD的有源桥接为MI300X带来了多达五倍的末级缓存，分布于四个桥接模块，但通过专利的一致性机制在逻辑层面统一。
实际结果：拥有数百亿参数的大语言模型可完整驻留于片内内存和缓存，消除频繁访问外部DRAM所带来的延迟。AMD自身基准测试宣称MI300X在LLM和推理工作负载上比H100具有10-60%的性能优势（HotHardware，2023/2026年）。结合3个CPU芯粒、6个GPU芯粒与相同4个IO桥接模块的MI300A变体，在OpenFOAM HPC基准测试中实现了相对H100 4倍的性能优势。
成就属于AMD，但这项专利真正威胁的是那家多年来押注反对芯粒GPU的公司。
谁构建了它：AMD的"芯粒优先"十年
AMD于2017年将芯粒架构引入CPU领域，推出"Zen"架构Ryzen处理器，将高性能计算核心（CCD）与共享I/O模块分离——这一举措使AMD得以在先进节点上制造性能关键的计算核，同时将I/O保留在更廉价的成熟工艺节点。这个决策将AMD从破产边缘拯救出来，并使EPYC在2022年跻身领先服务器CPU行列。
有源桥接芯粒专利将芯粒哲学从CPU（多核软件中数据一致性已是成熟解题）延伸至GPU（共享缓存问题更难、性能赌注更高）。2019年的申请反映了AMD的判断：芯粒GPU终将与单片GPU并驾齐驱乃至超越。MI300系列于2023年底上市后，这一押注得到验证。AMD如今持有不断扩大的芯粒IP组合，US12688138在其MI系列架构周围的知识产权护城河上又添一道防线，恰逢竞争对手竞相追赶之际。
这道护城河的价值，完全取决于竞争对手的回应：是构建自己的桥接芯粒，还是选择截然不同的架构路线。
谁受到威胁：英伟达的单片晶圆路线
英伟达H100和H200是大型单片GPU晶圆：所有计算与缓存集中于单一芯片。当摩尔定律每两年带来一个性能世代时，这种方式完全合理。然而，4-5nm节点上超过特定尺寸的先进晶圆良率急剧下降，使拥有800亿晶体管的单片晶圆的经济性愈发困难。英伟达在Blackwell架构（GB100）中的应对方案是采用NVLink die-to-die键合——一种不同的桥接方式，并不复制AMD有源桥接LLC架构。
英特尔的Ponte Vecchio GPU采用了含47个模块的极端芯粒方案，但因良率问题而最终停产。AMD有源桥接配合中央统一缓存的方案在架构上更为简洁，更适合解决缓存一致性问题。2026年7月的授权进一步收窄了设计空间：任何竞争对手若要构建有源桥接加缓存的芯粒GPU，现在必须绕过AMD专利进行设计，或谈判交叉许可。
超越今日的GPU之争，更深远的意义在于：随着芯粒从数据中心加速器向汽车SoC、边缘设备及下一代消费级GPU延伸，这一架构将赋能何种创新。
更宏观的图景：芯粒作为新摩尔定律，以及专利翻译随之而来
芯粒范式正成为任何无法在单一先进节点晶圆上经济制造的高性能芯片的默认架构。全球芯粒市场2025年估值545亿美元，预计以23.1%的年均复合增长率增长至2034年的3,508亿美元（Fortune Business Insights，2025年）。每款主流AI加速器、每款高端服务器CPU以及日益增多的汽车计算SoC，都在向这一方向演进。
随着芯粒生态在全球扩张，知识产权格局日趋硬化。AMD的US12688138由USPTO授权，但AMD的芯片在台湾（台积电）制造，在韩国、日本、中国和欧洲销售，并与各市场本土公司竞争。为在全球范围内执行这项专利，AMD需要在每个相关司法管辖区提交经过准确专利翻译的等同申请。缓存一致性权利要求中的翻译错误——例如误译"所有计算芯粒均可访问的共享末级缓存"在日语或中文中的范围——可能导致该专利在关键竞争对手所在市场无法执行。精准的技术专利翻译对于产品收入依赖此类IP的公司而言，绝非可选项。
从2019年在加利福尼亚提交的一个晶体管级设计构想，到2026年7月的这份授权，它将定义未来十年多芯粒GPU架构的法律格局。
这对我们意味着什么
AMD的US12688138不仅仅是一项半导体专利，更是一个标志：整个行业已永久转向多芯粒架构，覆盖这些架构的知识产权正在实时完成布局。集成缓存的有源桥接芯粒，如今已成为AMD最具代表性、最为基础性的半导体IP之一——竞争对手在设计中必须加以尊重，而AMD可在全球范围内进行许可或主张权利。
对于构建AI加速器、边缘计算芯片或下一代汽车处理器的工程师和产品规划者，这项专利划定了设计边界。对于翻译专业人士和IP团队，它提醒我们：半导体创新始于专利申请，而这些申请的跨市场执行，则需要完美的技术翻译才能在东京、首尔、慕尼黑或北京的专利审查员面前站得住脚。芯粒革命是后摩尔时代构建更快计算机的答案，而AMD的专利正是其知识产权堡垒上的一块砖。
常见问题
AMD专利US12688138具体保护什么？
US12688138保护一种有源桥接芯粒——专用硅模块，连接多个GPU或CPU计算芯粒，同时承载所有连接芯粒均可访问的统一、一致性末级缓存。桥接模块在硬件层面维护跨芯粒缓存一致性，软件视多芯粒系统为单一设备。该专利于2026年7月21日由USPTO授予Advanced Micro Devices, Inc.。
AMD有源桥接芯粒与英伟达的方案有何不同？
英伟达H100是单片晶圆，在一颗芯片上搭载50 MB共享L2缓存。AMD MI300X采用4个有源IO桥接模块（各承载64 MB Infinity Cache）和8个计算XCD，共提供256 MB统一末级缓存，是H100的五倍。英伟达Blackwell GB100采用NVLink die-to-die键合，是一种不同的桥接架构，未复制AMD有源桥接LLC设计。
什么是芯粒？为何它对AI计算如此重要？
芯粒是小型模块化硅模块，设计上与其他芯粒组合封装于同一封装内，而非在一块大型单片晶圆上集成所有功能。对于AI，芯粒使GPU制造商能够将多个计算模块与大容量内存池和缓存库组合，达到单片晶圆无法实现的性能水平。AMD MI300X通过12个芯粒在一个封装中集成了304个计算单元和192 GB HBM3e内存。
为何US12688138这类半导体IP需要专业专利翻译？
US12688138覆盖全球AI芯片销售中使用的核心架构。在日本、韩国、中国、欧洲执行或许可这项专利，需要对专利权利要求进行精准的技术翻译。"所有计算芯粒均可访问的共享末级缓存"这一权利要求的翻译错误，可能导致该专利在某一司法管辖区的保护范围失效。高质量的专利翻译对于任何半导体IP全球战略而言都是核心业务功能。
这项技术何时发明，何时获得授权？
AMD工程师于2019年9月27日提交原始申请（US16/585,452，2021年4月以US20210097013A1公开）。首次授权于2022年11月（US11507527B2）。最新延续专利US12688138于2026年7月21日获授，距AMD出货基于该设计的MI300X产品已三年，距原始申请已七年。覆盖细化权利要求范围的延续专利，是半导体IP战略中的标准做法。
来源
USPTO官方公报第29周 - 2026年7月21日授权专利
Google Patents - 母案申请US20210097013A1（2021年）
HotHardware - AMD Instinct MI300架构深度解析（2023年）
Chips and Cheese - AMD CDNA 3计算架构（2023年）
Fortune Business Insights - 芯粒市场规模报告（2025年）
关于作者
Dao Huy（Lucas）是一位专业译者，拥有7年以上专利翻译、技术翻译和知识产权文件本地化经验，覆盖英语、中文和法语到越南语的翻译，专注于半导体IP申请、工程文档和科技产品本地化——这些领域中，缓存架构和互连协议权利要求的精准表达与语言能力同等重要。芯粒IP浪潮正在全球引发半导体专利翻译需求的爆发式增长，每份专利都需要忠实翻译才能在各市场有效执行。
需要为半导体、AI或先进封装领域的申请提供专利翻译服务？寻求精准的英译越技术翻译或文档技术本地化？欢迎访问daohuy.com联系Lucas获取免费报价。
Written by Dao Huy (Lucas), Vietnamese translator & localization specialist (EN · ZH · FR → Vietnamese). See translation services →